

SEMICONDUCTOR DEVICE

Patent Number: JP4155990
Publication date: 1992-05-28
Inventor(s): MATSUNAGA YOSHIHITO
Applicant(s): MATSUSHITA ELECTRIC IND CO LTD
Requested Patent: JP4155990
Application Number: JP19900282103 19901019
Priority Number(s):
IPC Classification: H05K1/11; H01R23/68
EC Classification:
Equivalents:

Abstract

PURPOSE: To improve the accuracy in fitting to a connector terminal by forming terminals, respectively, on the opposite sides at an end of an insulating board at regular intervals, and putting it in such constitution that the terminals are shifted by half intervals from each other on both sides of the insulating board.

CONSTITUTION: The terminals 2 and 3 of copper foils, which connect electrically with connector terminals 4, are made severally at regular intervals on both sides of an insulating board, and these terminals 2 and 3 have patterns shifted by half intervals from each other. Therefore, the terminals 2 and 3, serve as a set of terminals for one signal. The width A of the terminal becomes the sum of the width C of the terminal and the interval D of terminals in a conventional example, i.e., $A=C+D$, and the width A of the terminal can be widened by an amount of the width D as compared with conventional one.

Data supplied from the esp@cenet database - I2

⑯ 日本国特許庁 (JP)

⑪ 特許出願公開

⑫ 公開特許公報 (A)

平4-155990

⑤Int.Cl.⁵H 05 K 1/11
H 01 R 23/68

識別記号

庁内整理番号

C 6736-4E
J 6901-5E

⑩公開 平成4年(1992)5月28日

審査請求 未請求 請求項の数 1 (全3頁)

④発明の名称 半導体装置

⑦特 願 平2-282103

⑧出 願 平2(1990)10月19日

⑨発明者 松永愛仁 大阪府門真市大字門真1006番地
 ⑩出願人 松下電器産業株式会社 大阪府門真市大字門真1006番地
 ⑪代理人 弁理士 小鍛治明 外2名

明細書

1. 発明の名称

半導体装置

2. 特許請求の範囲

少なくとも半導体部品を実装した絶縁基板の端子が絶縁基板の両面に各々等間隔に形成され、かつ前記端子が絶縁基板の両面で互いに半間隔づつずれていることを特徴とする半導体装置。

3. 発明の詳細な説明

産業上の利用分野

本発明は、コンピュータなどの電子機器に使用される半導体装置に関する。

従来の技術

近年、半導体部品はエレクトロニクス分野に広く使用されており、その新しい実装技術の取り組みが盛んに行なわれている。

以下に従来の半導体装置について説明する。

第2図(a)は従来の半導体装置の外観斜視図、第2図(b)は同半導体装置の端子部の平面図である。第2図(a)において、5は銅箔パターンの端子、6

は絶縁基板、7は半導体メモリで絶縁基板6の表面に実装されている。端子5は各種電気的信号を受け渡しするものであり、絶縁基板6の両面に等間隔かつ同一形状で形成され、両面の端子5は互いに対向し、かつ互いに對向する端子は同一信号を受け渡しする構成となっている。

また第2図(b)に示すように、絶縁基板6の上に等間隔に形成された端子5において、Cは端子のパターン幅、Dは端子間の間隔を示している。

第3図(a)は従来の半導体装置にコネクタ端子を付けた状態を示す斜視図、第3図(b)は同側断面図である。

これらの図において、4はコネクタ端子、5aは表面の銅箔パターンの端子、5bは裏面の銅箔パターンの端子であり、端子5a、5bは絶縁基板6の両面に等間隔かつ同一形状で形成され、両面の端子5a、5bは互いに対向し、かつ互いに對向する端子は同一信号を受け渡しする構成となっている。コネクタ端子4は絶縁基板6を両面から挟んで、端子5a、5bと電気的に接觸すると

ともに絶縁基板⑥を保持している。

以上のように構成された半導体装置は、電気的信号を受け渡しするために、絶縁基板の両面に形成された銅箔パターンの端子からコネクタ端子を介して電子機器に接続し使用されている。

発明が解決しようとする課題

しかしながら上記の従来の構成では、コンピュータなどの電子機器の高機能化、高性能化に伴ない、半導体装置が受け渡しする電気的信号数も増加し、端子数が増えることにより端子⑤a、⑤bのパターン幅Cが小さくなり、かつ端子間の間隔Dが狭くなるため、端子⑤a、⑤bとコネクタ端子4との相対位置のずれにより嵌合精度が悪くなるという課題を有していた。

本発明は上記従来の課題を解決するもので、電気的信号を受け渡しする端子とコネクタ端子との相対位置がずれた場合でも嵌合精度を向上させる半導体装置を提供することを目的とする。

課題を解決するための手段

この目的を達成するために本発明の半導体装置

子②、③を絶縁基板①の両面に各々等間隔に形成し、かつこの端子②、③は対向面に対して互いに半間隔づつされたパターンとなる。そのため電気的信号を受け渡しする端子②、③は各信号に付き一端子となる。

以上のように本実施例によれば、端子幅Aは従来例における端子幅Cと端子間隔Dの和、すなわち、

$$A = C + D$$

となり、従来よりもDの幅だけ端子幅Aを広くすることができる。

発明の効果

以上のように本発明は、端子が絶縁基板の端部の両面に各々等間隔に形成され、かつ端子が絶縁基板の両面で互いに半間隔づつされた構成とすることにより、コンピュータなどの電子機器の高機能化、高性能化に伴なう端子数の増加に対しても十分な端子幅が確保でき、コネクタ端子との嵌合が十分とれ、接続の信頼性向上がはかれる優れた半導体装置を実現できるものである。

は、コネクタ端子に電気的に接続するパターンの端子が絶縁基板の両面に各々等間隔に形成され、かつ端子が絶縁基板の両面で互いに半間隔づつされた構成を有している。

作用

この構成によって、端子のパターン幅を従来のものより大きくすることができ、コネクタ端子との嵌合精度を向上させることができる。

実施例

以下本発明の一実施例について、図面を参照しながら説明する。

第1図(a)は本発明の一実施例における半導体装置の斜視図、第1図(b)は同半導体装置の端子部の平面図である。第1図(a)において、1は絶縁基板、2は表面の銅箔パターンの端子、3は裏面の銅箔パターンの端子、4はコネクタ端子である。

第1図(b)において、Aは端子2のパターン幅、Bは端子2の端子間隔である。

以上のように構成された半導体装置では、コネクタ端子4に電気的に接続する銅箔パターンの端


4. 図面の簡単な説明

第1図(a)は本発明の一実施例における半導体装置の斜視図、第1図(b)は同半導体装置の端子部の平面図、第2図(a)は従来の半導体装置の外観斜視図、第2図(b)は同半導体装置の端子部の平面図、第3図(a)は従来の半導体装置にコネクタ端子を取り付けた状態を示す斜視図、第3図(b)は同側断面図である。


1……絶縁基板、2、3……端子。

代理人の氏名：弁理士 小綱治 明ほか2名

第1図
1 ... 地盤基板
2,3 ... 構子



第2図



第3図

